📡 三阶电荷泵 PLL 环路滤波器计算器
3rd-Order CP-PLL Loop Filter | 计算 C1/C2/C3/R2/R3 及预分频比
三阶电荷泵 PLL 环路滤波器计算器——锁相环设计不再靠试
锁相环（PLL）是现代通信和时钟电路的核心模块。环路滤波器决定了 PLL 的稳定性、锁定速度和相位噪声。这个计算器覆盖最常用的三阶无源环路滤波器，输入设计参数，自动算出 C₁、C₂、C₃、R₂、R₃ 及预分频比。
什么是 PLL 环路滤波器？
锁相环（Phase-Locked Loop）由四个部分组成：文章源自公式库网-https://www.gongshiku.com/html/201910/sanjiedianhebengsuoxianghuanhuanlulvboqishuzhizaixianjisuanyijianshengchengjisuanqi.html
| 模块 | 功能 |
|---|---|
| PFD（鉴频鉴相器） | 比较参考时钟和反馈时钟的相位差 |
| 电荷泵（Charge Pump） | 把相位差变成充放电电流脉冲 |
| 环路滤波器（Loop Filter） | 把电流脉冲平滑为 VCO 的控制电压，决定 PLL 的动态特性 |
| VCO（压控振荡器） | 电压控制输出频率 |
| 预分频器（÷N） | 输出频率除以 N 后反馈到 PFD，实现倍频 |
环路滤波器就是"电流 → 电压"的转换器，同时滤除高频噪声。三阶滤波器比二阶多一个极点（C₃/R₃），能有效抑制参考频率泄漏（杂散）。文章源自公式库网-https://www.gongshiku.com/html/201910/sanjiedianhebengsuoxianghuanhuanlulvboqishuzhizaixianjisuanyijianshengchengjisuanqi.html
输入参数说明
| 参数 | 符号 | 含义 | 典型值 |
|---|---|---|---|
| 输出频率 | fout | PLL 锁定后的 VCO 输出频率 | 几百 MHz–几 GHz |
| 参考频率 | fref | 外部参考晶振/时钟频率 | 10–50 MHz |
| 环路带宽 | fc | PLL 闭环 −3dB 带宽，决定锁定速度 | fref/10 到 fref/100 |
| 相位裕度 | φ | 闭环稳定性指标，45°–60° 为典型值 | 50°（推荐） |
| VCO 增益 | Kvco | VCO 的调谐灵敏度 | 10–100 MHz/V |
| 电荷泵电流 | Icp | 电荷泵输出电流 | 0.1–5 mA |
| 参考衰减 | A | 在 fref 处的附加衰减 | 40–70 dB |
💡 环路带宽选多大？ 带宽越大 → 锁定越快，但相位噪声滤波越差。经验法则：fc ≤ fref/10，工程上常用 fref/20 作为折中。文章源自公式库网-https://www.gongshiku.com/html/201910/sanjiedianhebengsuoxianghuanhuanlulvboqishuzhizaixianjisuanyijianshengchengjisuanqi.html
设计实例
以 GPS/LTE 频段频率合成器为例：文章源自公式库网-https://www.gongshiku.com/html/201910/sanjiedianhebengsuoxianghuanhuanlulvboqishuzhizaixianjisuanyijianshengchengjisuanqi.html
| 输入参数 | 值 |
|---|---|
| 输出频率 fout | 1,073,741,824 Hz（≈1.074 GHz，GPS L1 频段） |
| 参考频率 fref | 8,388,608 Hz（8.389 MHz） |
| 环路带宽 fc | 15,882 Hz |
| 相位裕度 φ | 50° |
| VCO 增益 Kvco | 30 MHz/V |
| 电荷泵电流 Icp | 1.0897 mA/(2π·rad) |
| 参考衰减 A | 60 dB |
计算结果：文章源自公式库网-https://www.gongshiku.com/html/201910/sanjiedianhebengsuoxianghuanhuanlulvboqishuzhizaixianjisuanyijianshengchengjisuanqi.html
| 输出 | 值 |
|---|---|
| 预分频比 n | 128（= 1,073,741,824 ÷ 8,388,608） |
| C₁ | 11.177 nF |
| C₂ | 89.835 nF |
| C₃ | 1.118 nF |
| R₂ | 367 Ω |
| R₃ | 537 Ω |
计算结果怎么用？
C₁、C₂、R₂：构成二阶滤波器的主体——C₁ 是积分电容（大容量），C₂ 和 R₂ 串联形成零点，补偿相位裕度。文章源自公式库网-https://www.gongshiku.com/html/201910/sanjiedianhebengsuoxianghuanhuanlulvboqishuzhizaixianjisuanyijianshengchengjisuanqi.html
C₃、R₃：构成第三极点——在参考频率 fref 处提供额外衰减（本例 60 dB），有效抑制参考杂散。C₃ 通常约为 C₁ 的 1/10。文章源自公式库网-https://www.gongshiku.com/html/201910/sanjiedianhebengsuoxianghuanhuanlulvboqishuzhizaixianjisuanyijianshengchengjisuanqi.html
预分频比 n：决定 fout / fref 的比值。大多数 PLL 芯片的 n 为整数或小数（Fractional-N PLL）。文章源自公式库网-https://www.gongshiku.com/html/201910/sanjiedianhebengsuoxianghuanhuanlulvboqishuzhizaixianjisuanyijianshengchengjisuanqi.html
实际制板注意： C₁、C₂、C₃ 选用 C0G/NP0 陶瓷电容（低损耗、温度稳定）；R₂、R₃ 选用 1% 精密电阻。环路滤波器元件尽量靠近 PLL 芯片的 CP 输出引脚和 VCO 调谐输入引脚。文章源自公式库网-https://www.gongshiku.com/html/201910/sanjiedianhebengsuoxianghuanhuanlulvboqishuzhizaixianjisuanyijianshengchengjisuanqi.html
PLL 设计的关键权衡
| 增大... | 好处 | 代价 |
|---|---|---|
| 环路带宽 | 锁定更快 | 参考杂散衰减变差，相位噪声增加 |
| 相位裕度 | 更稳定，过冲小 | 锁定速度减慢 |
| 电荷泵电流 | 环路增益提高 | 功耗增加，CP 噪声贡献增大 |
| 参考衰减 | 杂散抑制更好 | C₃ 可能过大，影响稳定性 |
参考资料
- Dean Banerjee, PLL Performance, Simulation and Design, 4th Edition
- Roland E. Best, Phase-Locked Loops: Design, Simulation, and Applications
- Analog Devices PLL 设计工具（ADIsimPLL）
本计算器实现标准三阶无源环路滤波器设计公式。实际电路需结合 PCB 寄生参数和 PLL 芯片具体要求进行仿真验证。文章源自公式库网-https://www.gongshiku.com/html/201910/sanjiedianhebengsuoxianghuanhuanlulvboqishuzhizaixianjisuanyijianshengchengjisuanqi.html
